印日本国特許庁(IP)

⑪特許出願公開

母 公 開 特 許 公 報 (A) 昭63-284673

@Int Cl.

識別記号

庁内整理番号

❷公開 昭和63年(1988)11月21日

G 06 F 15/347

9/38

350

H-7056-5B A-7361-5B

審査請求 未請求 発明の数 1 (全10頁)

69発明の名称

情報処理装置

②特 願

願 昭62-119728

御出

願 昭62(1987)5月15日

砂発 明 者

金 澤

敬

東京都港区芝5丁目33番1号 日本電気株式会社内

砂発 明 者

岡野

格

山梨県甲府市丸の内1丁目17番14号 甲府日本電気株式会

社内

⑪出 願 人

日本電気株式会社

東京都港区芝5丁目33番1号

⑪出 顋 人

甲府日本電気株式会社

山梨県甲府市丸の内1丁目17番14号

四代 理 人

弁理士 内 原 晋

明 細 書

1. 発明の名称

情報処理装置

2 特許請求の範囲

ベクトルデータを取扱り命令を有し、前配ベクトルデータを転送する複数級のデータパスを有する情報処理装置において、

前配ベクトル命令によるデータ転送を、以上の データ転送リクエストに展開する展開手段と、

この展開手段で展開されたリクエストの1つに 含まれるペクトル要素の全てを含むアドレスの範 囲を求める計算手段と、

この計算手段で計算された前記ペクトルデータ のアドレス範囲が前記複数組のデータパス間で重 複するかどうかを比較する比較手段と、

この比較手段での前記アドレス範囲の比較の結果、重複が認められ、かつ比較対象となったリクエスト間でデータの参照関係があった場合は、後

の方の命令によるリクエストを抑止する手段とを 含むことを特徴とする情報処理装置。

3. 発明の詳細な説明

〔 産業上の利用分野 〕

本発明は記憶装置とデータバッファ間のデータ 転送を行なり情報処理装置に関し、特にロード/ ストアを含む多量のデータ転送を参照関係を調ま ることなく高速に行なり情報処理装置に関する。 〔 従来の技術〕

計算機の高速化技法として、パイプライン処理は一般的なものである。パイプライン処理は1命令の実行を複数ステージに分割し、命令をステージでとに連続的に流すことにより、1命令の実行時間と実効的に1ステージのサイクルタイムに近づけようとするものである。パイプライン計算機にかいては、前の命令が終了しないうちに次の命令の実行が開始されるため、データの毎限的の保証が必要となってくる。すなわち、ある命令で、メモリからオペランドを説出す場合には、それ以

前の命令によるストアを全て反映したオペタンドを配出さなければならない。そのために、オペタンドフェッチのアドレスをストアパス内のストア用アドレスと比較し、アドレスが一致すればストアの優先処理、データの差し換え等が行なわれる。

Ø -3

しかし、大量のベクトルデータを高速に処理する必要があるスーパーコンピュータにかいては、上述のような方法による参照関係の保証は性能低下を招くため、ロード/ストア命令の保証等ののなが、カッエをから、しかしなから、前者の方は第10回に示すように、ストア命令が完了するままで、カロード命令が動作できないため、バークを関がある。後者の方法は、前者の大力を、が増加する。後者の方法は、かりますの負担が増加するという問題がある。

[発明が解決しよりとする問題点]

上述した従来のベクトルデータに対する参照関

-3 -

次に、本発明について図面を参照して詳細に説 明する。

第2図を参照すると、本発明の一実施例は、オペランドバッファ101、記憶接償107、これらの装置101かよび107の間に存在する1本のストア専用パイプライン103、2本のロード専用パイプライン104かよび105の計3本のデータ転送パスを備えている。

命令は命令バッファ100から数出され、命令制御部102で解説される。解説された命令がベクトル転送命令でもれば、記憶制御部106に対してリクエストを出す。この際、命令をデコードして得られた情報も額114~118を通して記憶制御部106に転送される。記憶制御部106は、命令制御部102からリクエストを受付けると、リクエストの種類に応じてデータ転送パスを割付け、各々のバイブラインに対して額119~121を使ってデータ転送を指示する。データ転送要求は図示しない信号によって記憶装置107に対しても出される。記憶装置107は前記3本

係の保証方法にはパイプラインが空いているにも かかわらず、無駄な待ち時間が生ずるといり欠点 がある。この待ち時間はペクトルの要素数が多く なる強増大する。

[問題点を解決するための手段]

本発明の装置は、複数のロード/ストアパイプ ラインを含む情報処理装置において、

ペクトル命令によるデータ転送を1以上のデータ転送リクエストに展開手段と、

この展開手段で展開されたリクエストの1つに 含まれるベクトル要素の全てを含むアドレス範囲 を求める計算手段と、

この計算手段で計算された前記ペクトルデータ のアドレス範囲が前記複数組のパイプライン間で 重複するかどうかを比較する比較手段と、

との比較手段でのアドレス範囲の比較の結果が 認められ、かつ比較対象となったリクエスト間で データの参照関係がある場合は、後の方の命令に よるリクエストを抑止する手段とを有している。 (実施例)

-4-

のパイプライン103~105のデータ転送要求 に対して並列に動作可能であり、1回のリクエストに対するデータ転送が終了するごとに、各パイプライン毎に繰122~124を通してデータ転送の終了を記憶制調部106に報告する。

第2図かよび第2図の記憶制剤部106の構成を詳細に記述した第1図を参照すると、記憶制剤部106は本発明の特徴を壊もよく表わすもので、第2図のロード/ストアパイプライン103~105で現在処理中のリクエストの参照関係(リクエストの前後、およびアドレス)を管理し、次のリクエストが送出可能であるかどうか判断されている。

本実施例では、第2図の命令制御部102で解 読された命令は記憶制御部106中のリクエスト 展開部203で最大8つのリクエストに展開される。 展開されるリクエストの数は、命令制御部 102から線116を通じて与えられる命令の要 素数によって左右される。

次に、このリクエスト展開部203を第3図を

参照しながら詳細に説明する。

レジスタ401~403には、各パイプライン に割付けられたリクエストの個数、レジスタ 404 ~406には、各パイプラインのリクエストに対 する、第1図の配像装置107からのリブライの 個数のカウント値がセットされる。レジスタ401 ~403は、バイブラインが割付けられた時化、 第2図の命令制御部102から綴116を通じて 送られてくるリクエストの個数がロードされる。 レジスタ404~406は、各パイプラインにり クエストが割付けられた時にリセットされ、その 後、無1図の記憶装置107からのリブライが各 パイプライン毎に観122~124と通じて来る 度に"1 " ずつカウントアップされる。比較器 416~418では、レジスタ401~403の 内容と、レジスタ404~40.6の内容とを各々 比較している。すなわち、リクエストを出して、 リブライが全て戻ってきていないパイプライン化 ついては、比較器416~418は不一致を示し、 リブライが全て戻ってきたパイプラインでは、比

-7-

付けられる。2本のパイプラインがともに使用中の場合の新たなリクエストは第2図の命令制御部106で抑止される(図示せず)。

比較器 4 1 8 に対応する第 2 図のパイプライン 1 0 5 が空の時にリード系のリクエストがきた場合の動作を以下に示す。比較器 4 1 8 の出力 447 が論理 * 1 * 、バッファ 4 2 2 の正相出力 4 5 1 が論理 * 1 * 、リード系のリクエストを示す誤 1 1 8 が論理 * 1 * のため、アンドゲート 4 2 8 の出力 2 2 0 は論理 * 1 * になる。

この凝220はパイプライン105を割付ける 信号を伝送する。

一方、パッファ422の反転出力452は論理
"0"となるため、アンドゲート427の出力
219は論理"0"になる。線219はパイブライン104を割付ける信号である。次に比較器
418に対応するパイプライン105が使用中で
比較器417に対応するパイプライン104が空
の時にリードリクエストがきた場合の動作を以下
に示す。比較器417の出力446は論理"1

製器416~418は一致を示す。つまり、比較器416~418の出力は、パイプラインの使用 状況を示している。

第2 図の命令制御部102からのリクエストに 対するパイプラインの割付けはこの比較器416 ~418の出力を見て決定される。

比較器 4 1 8 の出力 4 4 7 は論理 " 0 " 、バッファ 4 2 2 の正相出力 4 5 1 は論理 " 0 " 、反転出力 4 5 2 は論理 " 1 " 、リード系リクエストを示す級 1 1 8 は論理 " 1 " のため、アンドゲート 4 2 7 は論理 " 1 "、アンドゲート 4 2 8 は論理 " 0 " になる。との場合、リクエストはバイブライン 1 0 4 に割付けられる。

-.8 -

以上の方法によってパイプタインの割当てが決定される。ととで、ストアの次にパイプタイン 103が割当てられた場合の動作について詳細に 説明する。レジスタ401には、該当するリクェ ストの個数が審込まれる。

これと同時化レジスタ404、および407がリセットされる。これにより、比較器416、および419は不一致を示す。比較器419はレジスタ401および407のそれぞれの内容を比較するが、不一致を検出すると出力448が論理"1"となる。この時、後述するリクエスト有効信号225が論理"1"であれば、アンドゲート423の出力119は論理"1"でなる。この信

号119に応答して、ストアバイブライン103 はデータの転送を開始し、同時に、レジスタ407 の内容を+1する。このリクエストは、レジスタ 401の内容とレジスタ407の内容が等しくなるまで繰り返される。この間に信号線225が論理。0°となった時は、この信号が論理。1°になるまでリクエストは抑止される。線119から出力されたリクエストはストアバイブラインを介して配像装置107に報告される。記憶装置107はリクエストとともにデータ転送を開始して、データ転送が終了するとデータを送終了なる。

リクエスト展開郎 2 0 3 では、この場合により、 1 つのリクエストの処理が終了したことを知り、 レジスタ4 0 4 を 1 だけ加算する。全てのリ クエストに対するデータ転送終了報告が綴1 2 2 から送られてくると、レジスタ4 0 4 の内容はレ ジスタ4 0 1 の内容と等しくなるはずである。こ れにより、比較器 4 1 6 の出力が 1 でなり、

-11 -

要素数を32個に固定している)を加算回路301~307で加えていく。命令制御部102から線114を介して受取ったリクエストアドレスを5、線115を介して受取った受素関距離を d とすると、各リクエストの先頭アドレスは5、(S+32×d)、(S+32×d)、(S+32×d)、(S+32×d)、(S+32×d)、(S+32×d)、(S+32×d)、に5+32×d)、の名。リクエストアドレスのピット数をロピットとすると、上記加算回路301~307で計算されたアドレスのうちの上位ロー(m+5)ピットが線210~217を通じてアドレス比較部202に送られる。

第5図を参照すると、アドレス比較部202では、現在のロード/ストアパイプライン103~105内にあるリクエストの先頭アドレスが全て 記憶されている。本実施例では最大8リクエスト /パイプラインである。各要素のリクエストを送出する際は、同一のアドレスをアクセスするコマンドは他のパイプラインにをいかどうかがチェックされる。

パイプラインが空で次のリクエストを受付けられる状態になったことを示す。

リクエストがリードバイブライン104、および105に割付けられた場合も同様の動作が行をわれる。以上述べたように、リクエスト展開部203では、命令制御部102から受取ったリクエストを配憶装置107に対するリクエストに展開し、パイプラインに割付ける機能がある。

再び領1図を参照すると、リクエスト股関部203で展開されたリクエストに対応するアドレスは、アドレス計算部201で求められ、アドレス比較部202に送られる。第4図を鈴照すると、アドレス計算部201では、第2図の命令制御部102から酸114、および115を介して受取ったリクエストアドレス、および要素間距離から各りクエストの先頭のアドレスは命令制御のリクエストの先頭のアドレスに等しいが、以降のリクエストの先頭アドレスは、要素側距離×32(本実施例では、1リクエストの

-12-

第5 図を参照すると、アドレス比較部202はストアのパイプライン103のためのチェック回路536、リードのパイプライン104のためのチェック回路537、およびリードのパイプライン106のためのチェック回路538を備えている。チェック回路537 および538 は内部の回路構成の記述が省略してあるが、チェック回路536の回路構成と全く同一である。

まず最初に、第2図の命令制御部102からの リクェストが第1図のリクエスト展解部203で ストアバイブライン103に割り付けられた場合 を想定してみる。

ストアパイプライン103か割付けられた場合 は線218が論理^{*}1^{*}になる。

一方、第1図のアドレス計算部201では各リクエストに対するリクエストアドレスが計算され、上位n-(m+5)ビットが顧210~217と通じて送られている。アドレス比較部202では、この各リクエストのリクエストアドレスをレジスタ501~508に書き込む。同時に有効な要案

数に応じてレジスタ509~516にも"1"が セットされるレジスタ509~516に"1"を セットしたレジスタが以下に述べるアドレス比較 の対称となる。

次に、前記手段により展開されたリクエストの 1 つを送出する際のアドレス比較の様子を示す。 リードパイプライン104内のリクエストを送出 する場合は、第5図のチェック回路537中の相 当するレジスタ(チェック回路536中のレジス メ501~508に相当する)の中から送出する リクエストに対応するアドレスがチェック回路を 5 3 7 中の相当するレジスタ(チェック回路 536 中のレジスメ535に相当する)に観出される。 前紀レジスタに説出されたアドレスは綴583を 介して比較回路517~524亿入力される。比 較四路517~524では、レジスタ501のア ドレスと前紀線583から入力されたアドレスが 比較される。このアドレスは、リクエストの最初 の要素のアドレスの上位 ロー(m+5)ピットで あり、リクエスト内の全ての安果はその上位α~

-15-

第1図の追越しチェック部204に出力される。 第1図かよび第1図の追越しチェック部204 の詳細な構成を示す第6図を参照すると、追越し チェック部204では、各パイプライン間のリク エスト順位、アドレスの比較の結果から、データ の参照関係を乱すリクエストの送出を被出し、抑 止する。

第2図の命令制御的102からリクエストを受取った際に、そのリクエストの処理順序を記録してかくため、割当てたパイプラインに応じてレジスタ601かよび602をセットまたはリセットする。リクエストの処理順序はストア系↔リード系−1、2について判断できれば十分のため、レジスタは2ピットである。

リード系リクエストにリードバイブライン104 を割当でた場合は、駅219が"1"になり、レ (m+5)ピットアドレスが顔紀アドレス士1K合まれる。従がって、比較回路517~524では、アドレスの上位ロー(m+5)ピットが比較され、差が±2以内であれば一致したものと判断される。

前記方法により、 重複されたアドレスが比較回路517に入力されてかり、かつ有効フラク509に 1 でかセットされていれば、比較回路517の出力566が 1 でたなる。この信号566はオア回路533で論型和がとられ、出力221を 1 でする。これは他のレジスタ502~508 でアドレスの一致が検出された場合も同様である。

以上のアドレスの比較対はストアバイプライン 103対ロードバイブライン104、およびその 逆、ストアバイブライン103対ロードバイブラ イン105、及びその逆の計4通りがある。ロー ドのパイプライン同士の比較がないのは、ロード 間では追認しが超とっても問題にならないからで ある。

以上の比較結果は顧 2 2 1 ~ 2 2 4 を通じて、 -16-

ジスタ601が "0"にリセットされる。リード パイプライン105が割当てられた場合は、線 220が "1"になり、レジスタ602が "0" にリセットされる。以上の制御により、レジスタ 601は、その内容が "1" ならばロードよりも ストブが後続、"0" ならばストアよりもロード が後続であることを示す。レジスタ602につい ても同様である。

以上のリクエストの前後関係、およびアドレス 一致情報から、追越しが可能かどうかの判断が行 なわれる。

級223は第2図のストナパイプライン103からのリクエストに対して、リードパイプライン104に関一のナドレスかあるかどうかの比較結果が伝送される。ストナリクエストかリードリクエストよりも後発で、すなわちレジスタ601の内容が論理。Iで、かつナドレス一致を検出していれば、追越しが起とるため、このストナリクエストを抑止しなければならない。ナンドゲート603では般223と、レジスタ601の正相出

カ620を入力とし、般624に出力している。 との出力624が輸出での時はオアゲート607 の出力225(反転出力)は論理 0 となり、 前述したリクエスト展開部203に送られ、リク エストが抑止される。

級224は同様に、第2図のストアバイブライン103からのリクエストに対してリードバイブライン105に同一のアドレスがあるかどうかの比較酷果である。この場合はレジスタ602の内容を参照して、追越しが起これば前記のケースと同様にストアリクエストが抑止されている。

線221は、第2図のリードバイブライン104からのリクエストに対して、ストアバイブライン103に同一のアドレスがあるかどうかの比較結果である。

リードリクエストがストアリクエストよりも後 発で、すなわちレジスタ601の内容が論理 *0* であり、かつアドレス一致を検出していれば追越 しが起こるため、このリードリクエストを抑止し なければならない。アンドゲート604では、解

-19-

レスで比較していたが、第2の実施例では、1つのリクエストに対するベクトル要素の始点と終点を求め、このベクトル要素の範囲で比較する。

第2の実施例のアドレスの比較回路の部分を按き書きした第7図を参照すると、レジスタ702 とはが703が第5図のレジスタ501 に相当する。レジスタ702 は始点ポインタ、レジスタ703 は終点ポインタを格納する。一方、第5図で与えられる比較アドレス583 は般713 および714 に相当する。線713 は始点ポインタ、線714 は終点ポインタをそれぞれ伝送する。とこで、2つの閉鎖域(一次元)の重復には計4種類のモードがある。

那8 図を参照すると、(1)のモードは第7 図のアンドゲート 7 0 8 に、(2)のモードは第7 図のアンドゲート 7 1 1 に、(3)のモードは第7 図のアンドゲート 7 0 9 に、(4)のモードは第7 図のアンドゲト 7 1 0 にそれぞれ相当する。比較回路 7 0 4 ~7 0 7 は大小比較の結果を出力している。オアゲート 7 1 2 は前紀 4 つのモードの論理和をとり、

221とレジスタ601の反転出力621を入力を入力とし、級226に反転出力される。 この信号226が 0 0 の時は前述のリクェスト展開部203でリードバイブライン104に対するリクエストが抑止される。

線222は同様に、リードバイブライン105からのリクエストに対して、ストアバイブライン103に同一のアドレスがあるかどうかの比較結果である。この場合はレジスタ602の内容を参照して、追越しが起これば前記のケースと同様にリードバイブライン105に対するリクエストが抑止される。

前記第1の実施例では、アドレス範囲の比較回路を簡略化するために最初のベクトル要素を含む上位何ピットかのアドレスでのみ比較したため、実際にアドレス範囲が重複していなくても近複を示すことがあった。

第2の実施例では、第1の実施例のアドレス比較部202の構成を多少変更する。

第1の突施例では、ベクトル要案の単一のTド -20-

出力121を出力している。出力121は第5図 の敲566に相当する。

以上のような比較回路を第5回の比較回路と置きかえることにより、より厳密なアドレス比較が可能になる。

[発明の効果]

以上説明したように本発明は、データの参照関係を保険するためのパイプラインの符ち時間を短縮できるという効果がある。

従来の方法によるパイプライン符合わせを示す 第10図を参照すると、A番地に対するペクトルストア命令の直後に同じA番地からデータを統む場合は、データの参照関係の保障が必要である。 従来の方法では、ロード/ストアの経次処理、ソフトウェア命令による符合わせを行なっていた。 たの方法では、前のペクトルストア命令が完全に終了するまで次のロード命令は起動されないため、 待ち時間が生じてしまり。この待ち時間はベクトルの要素数が増加するほど大きくなる。これに対して本発明の方法によるパイプライン符合わせを 示す第9図を参照すると、本発明の方法によれば、 1つのペクトルロード/ストア命令は数個のメモ リアクセスリクエストに展開され、各々のリクエ ストの単位でデータの参照関係がチェックされる ため、パイプラインの特合わせ時間を、展開され たリクエストの処理時間程度に減らすことができ る。

4. 図面の簡単な説明


第1 図は本発明の一実施例を示す図、第2 図は データ転送系を抜き出した情報処理装置の構成を 示す図、第3 図は第1 図のリクエスト 展開部 203 の詳細を構成を示す図、第4 図は第1 図のアドレス ま1 図のアドレス比較部 2 0 2 の詳細を構成を示す図 第1 図のアドレス比較部 2 0 2 の詳細を構成を示す図 第1 図のアドレス比較部 2 0 2 の詳細を構成を示す図 が開かればない。第1 図は本発明の第2 0 4 の実施例のアドレス比較回路の構成を示す図、第8 図は、第7 図のアドレス比較回路の構成を示す図、第8 図は、第7 図のアドレス比較回路の動作を説明するための説明図、第9 図は本発明の効果を説明す


-23-

るための図、および第10図は本発明と従来の方法を比較するための図である。


第1図から第10図において、100……命令 バッファ、101……オペランドバッファ、102 ……命令制御部、103……ストアパイプライン、 104,105 リードバイブライン、106 ……記憶制御部、107……記憶装置、201… …アドレス計算部、202……アドレス比較部、 203……リクエスト展開部、204……追越し チェック部、301~307……加算回路、401 -409 ·····レジスタ、410 ~ 415 ·····+1 加算回路、416~421 ……比較回路、422 ……反転出力付きパッファ、423~428…… アンド回路、501~516……レジスタ、517 ~532……比較回路、533~534……オア 回路、535……セレクタ付きレジスタ、601 ~602……レジスタ、603~606……アン ド回路、607……オア回路、702~703… **…レジスタ、104~101……比較回路、108** ~111……アンド回路、112……オア回路。


代理人 并理士 内 原 晋





第 2 図






601~602: レジスタ

603~606: AND回路(一部较転出力)

607: OR回路(反転出力)

第 6 図



702~703: レジスタ

704~707: 以教回路(大小收較) 708~711: AND回路 712: OR 回路

図





図 第 8

第 9 凶



第 10 囚